xilinx布线的一个问题
By: want_king<p>我用的版本是xilinx ise 6.3i</p>
/t)dq_&h7e3`<p>遇到的情况如下:在综合完 分配管教后进行布局不线 出现</p>
x2cj:lwec7`#t:c,`<p>warning:speedcalc:42 - cannot find referenced model "bel_d_min_period". this
generally indicates that there is an inconsistency between versions of the
speed and device data files. please check to ensure that the xilinx
environment variable is set correctly, if the myxilinx variable is set, make
sure that it is pointing to patch files that are compatable with the version
of software that the xilinx variable points to.</p>
6kxe_$m9y-n_<p>布局不能完成,谁能告诉我这是怎么回事?或者如何解决?</p>
f&@z^/z$kl<p>谢了</p>
本篇发布于:设计互动 (www.ccflash.org),复制请注明.
Recent Articles:
·[推荐]isplever软件flash版入门(视频)教程
·[下载][原创]xilinx ise 7.1i中文教程(最新
·[下载]ise、synplify、modelsim、quar
·[新鲜出炉]夏宇闻的《verilog数字系统设计教程》电子版
·[求助] xc9500 isp的设计问题?
·谁有xinlix spartanii的最小系统原理图!能不能
·关于一个case结构的问题的讨论
·[求助]关于频率转换器的问题(verilog hdl写的)
·[求助]实体没定义???
·菜鸟问题
·[求助]quartus使用中遇到的问题
·为什么我不能回复
·[求助]16×16乘法器的设计
·推荐便宜实用cpld/fpga学习开发板
·大哥大姐帮帮小妹
·利用cyclon ii中的高速ram的问题
·版主说明!
·高手们帮帮忙吧,谢谢
·谁有xilinx嵌入式开发套件(edk),麻烦上传到ftp上
·[原创]spartan-3开发板转让
·[推荐]isplever软件flash版入门(视频)教程
·[下载][原创]xilinx ise 7.1i中文教程(最新
·[下载]ise、synplify、modelsim、quar
·[新鲜出炉]夏宇闻的《verilog数字系统设计教程》电子版
·[求助] xc9500 isp的设计问题?
·谁有xinlix spartanii的最小系统原理图!能不能
·关于一个case结构的问题的讨论
·[求助]关于频率转换器的问题(verilog hdl写的)
·[求助]实体没定义???
·菜鸟问题
·[求助]quartus使用中遇到的问题
·为什么我不能回复
·[求助]16×16乘法器的设计
·推荐便宜实用cpld/fpga学习开发板
·大哥大姐帮帮小妹
·利用cyclon ii中的高速ram的问题
·版主说明!
·高手们帮帮忙吧,谢谢
·谁有xilinx嵌入式开发套件(edk),麻烦上传到ftp上
·[原创]spartan-3开发板转让