毕业设计：关于 verilog 的
By: edgra<p>我的毕业设计课题是 "基于fpga的密勒码的编译码"</p>
<p> 用verilog-hdl语言及max+plus软件来仿真, </p>
r^ ad mv<p>由于刚接触verilog做起来不知从何下手，哪位朋友能不能帮帮我？急啊</p>
<p>谢谢 了
</p>
基于cpld的智能抢答器设计
本篇发布于:设计互动 (www.ccflash.org),复制请注明.
Recent Articles:
·[下载]verilog入门经典中文教程
·请教用isplever如何进行波形仿真??
·毕业设计：关于 verilog 的
·我找到的 “verilog数字系统设计教程”下载点
·从算法到硬件逻辑的实现（夏宇闻）含word版
·verilog hdl学习团队设计题目（三）
·verilog hdl学习团队设计题目（二）
·关于移位输出的问题
·求助：verilog hdl程序综合时出错
·[讨论]关于verilog hdl学习团队的意见与建议（会员
·关于标量线网向量线网与位选择部分选择的关系
·[求助]麻烦高手写一段ask调制的verilog实现
·请各位大虾帮忙指正下程序中的错误之处！
·怎样用verilog写一个zigzag扫描的程序
·请教一个verilog的语法问题
·夏与闻《verilog数字系统设计》上有一处好像有问题？提出
·[原创]关于时序约束问题
·[求助]reg类型跟最后实际用到的寄存器有关嚰?
·求救:状态机
·帮忙看一下
·[下载]verilog入门经典中文教程
·请教用isplever如何进行波形仿真??
·毕业设计：关于 verilog 的
·我找到的 “verilog数字系统设计教程”下载点
·从算法到硬件逻辑的实现（夏宇闻）含word版
·verilog hdl学习团队设计题目（三）
·verilog hdl学习团队设计题目（二）
·关于移位输出的问题
·求助：verilog hdl程序综合时出错
·[讨论]关于verilog hdl学习团队的意见与建议（会员
·关于标量线网向量线网与位选择部分选择的关系
·[求助]麻烦高手写一段ask调制的verilog实现
·请各位大虾帮忙指正下程序中的错误之处！
·怎样用verilog写一个zigzag扫描的程序
·请教一个verilog的语法问题
·夏与闻《verilog数字系统设计》上有一处好像有问题？提出
·[原创]关于时序约束问题
·[求助]reg类型跟最后实际用到的寄存器有关嚰?
·求救:状态机
·帮忙看一下