设计互动 | Articles
CPLD FPGA
Newest Articles:
- [推荐]isplever软件flash版入门(视频)教程
- [下载]verilog入门经典中文教程
- [下载][原创]xilinx ise 7.1i中文教程(最新!!)
- 请教用isplever如何进行波形仿真??
- [下载]ise、synplify、modelsim、quartus2等fpga设计软件下载
- [新鲜出炉]夏宇闻的《verilog数字系统设计教程》电子版
- 毕业设计:关于 verilog 的
- [公告]本论坛的cpld/fpga专区qq群号:8192433,欢迎加入!
- 安装quartus ii 5.0老是发生以下错误,怎么回事?
- 我找到的 “verilog数字系统设计教程”下载点
- 交大的sopc教程内部资料
- 求一个vhdl语言的流水灯程序
- 从算法到硬件逻辑的实现(夏宇闻)含word版
- [求助] xc9500 isp的设计问题?
- 谁有xinlix spartanii的最小系统原理图!能不能传一下
- cpld,fpga,vhdl开发资料 ppt 下载
- 大侠帮忙,帮我看看cpld板子有什么问题
- 会max plus 的高手请进
- 问一个弱的问题啊
- 一个maxplus的使用设置问题,各位帮忙一下。
- 半分频的实现
- 请高人指导!
- [原创]高手帮我个忙 我的毕业设计
- 求助约束文件的问题
- 我想请高手帮下忙,因为找工作不容易的——关于基于cpld的数字钟设计
- 急问:ip核综合的问题!!
- 利用状态机的方法设计时,不需要状态化简,在系统综合时,可以以最简的方式实现门级
- 共同分享
- 求助,救命,请高手指点,行动代号:抡滩登陆
- 请高手推荐下书
- 求高手帮我解决一个,用vhdl语言控制交通灯的问题
- 有个开发的项目,有谁要接,请和我联系:0592-3912267
- 我写的一个购买计划(给不懂的领导写的--所以比较通俗)
- [原创]mc8051ip核中文详解
- [求助]vhdl高人请进
- [求助]请高手帮忙
- 求助
- [求助]
- [求助]请问哪位高手知道cpld上电复位可以全低电平
- 请帮我看一个串入并出移位寄存器程序
- 错误求解决方法
- 一个语法错误,请问该怎么改?
- 求一个vhdl语言的测方波频率计
- 请教
- 帮忙看一下错误
- 帮忙看一下吧.
- [求助]帮帮忙!一个迷惑的问题!
- [求助]一个时序的实现方法??请教高手!
- vhdl可以编程读取ip地址吗?
- 第二个进程仿真总是没有输出???