设计互动 | Articles
CPLD FPGA
Newest Articles:
- 这个时序怎么分析
- 大家来讨论一下阻塞和非阻塞赋值的问题吧
- 求助！！要做一个能生成8位二进制数的电路怎么做呢
- altera 的quartus 教程
- 下面的代码在综合是为什么出错，后方的结果中sum的值的最低位总是高阻
- 关于倍频的程序
- [下载]veriloghdl编写乘法器
- 大家好！欢迎来到verilog的乐园，共同学习，共同进步！
- [公告]verilog论坛发贴注意事项
- 关于一个case结构的问题的讨论
- [求助]关于频率转换器的问题(verilog hdl写的)
- [求助]实体没定义???
- 菜鸟问题
- [求助]quartus使用中遇到的问题
- 为什么我不能回复
- [求助]16×16乘法器的设计
- 推荐便宜实用cpld/fpga学习开发板
- 大哥大姐帮帮小妹
- 利用cyclon ii中的高速ram的问题
- 版主说明！
- 高手们帮帮忙吧，谢谢
- 谁有xilinx嵌入式开发套件(edk)，麻烦上传到ftp上
- [原创]spartan-3开发板转让
- 异步设计证答
- 那位大虾有synplify pro v7.0
- 请教xilinx ise6.2.03i软件中的延时问题
- ise问题
- xilinx布线的一个问题
- 台湾积体电路公司董事长张忠谋先生谈学习一（转贴）
- [求助]哪为大侠帮忙做下这道问题啊~
- xilinx仿真
- 我的本本没有并口怎么办?
- 为什么不能上传我的资料供大家共享？
- 4.2的版求救
- 哪里可以下载到ise开发软件啊？
- 好东西
- 顶！
- 成都九洲迪飞科技公司招聘微波射频、数字通信工程师
- xilinx初学
- 发一分
- [原创]dds的verilog原代码（经验证），供大家学习！
- 为什么仿真原理图总是报错？
- spartan-3pace问题
- 新手求助ram核内数据操作问题
- 成都九洲迪飞招聘fpga 设计工程师
- 急寻ise7.1安装文件
- 学习edk的朋友请进
- 我这有ａｃｔｅｌ的ｆｐｇａ资料
- 有问题请教高手
- 告诉各位感兴趣fpga的朋有一个新发现！！！