设计互动 | Articles
CPLD FPGA
Newest Articles:
- [下载]verilog入门经典中文教程
- 请教用isplever如何进行波形仿真??
- 毕业设计：关于 verilog 的
- 我找到的 “verilog数字系统设计教程”下载点
- 从算法到硬件逻辑的实现（夏宇闻）含word版
- verilog hdl学习团队设计题目（三）
- verilog hdl学习团队设计题目（二）
- 关于移位输出的问题
- 求助：verilog hdl程序综合时出错
- [讨论]关于verilog hdl学习团队的意见与建议（会员请进）
- 关于标量线网向量线网与位选择部分选择的关系
- [求助]麻烦高手写一段ask调制的verilog实现
- 请各位大虾帮忙指正下程序中的错误之处！
- 怎样用verilog写一个zigzag扫描的程序
- 请教一个verilog的语法问题
- 夏与闻《verilog数字系统设计》上有一处好像有问题？提出讨论一下
- [原创]关于时序约束问题
- [求助]reg类型跟最后实际用到的寄存器有关嚰?
- 求救:状态机
- 帮忙看一下
- verilog hdl学习团队组长权力与职责（招募中。。。）
- 请教各位有关fpga数据类型的问题
- [公告]高手的进来看看
- 在verilog中有关数据类型的问题.
- 请教大家一个问题！
- verilog hdl学习团队设计题目（一）（公开）
- 我的程序有点问题 请高手看看 关于verilog hdl 的
- verilog团队设计题目五答案（第五组）
- 请教测试程序（谢谢）
- 寺圭地柑
- 真是的确良
- 我开始业余学习verilog 请指教些系统的资料
- 请问怎么画状态机
- dajihao?讨论一个问题?
- 请教fpga设计问题
- verilog描述语言4个层次
- n奇分频(修改n可以实现任意奇分频)
- 初学verilog,无人指导!自己研究,困惑多多.帮帮忙
- verilog hdl学习团队报告帖（一）
- [求助]如何用code实现对时钟周期的计算？
- 我写的verilog代码。有问题，帮忙解决啊
- [求助]verilog 比较器
- 求教:vrilog hdl 模块之间连接问题
- 求助！！！
- 请问关于verilog生成块的问题
- quarters6.0 和modsim 的使用资料
- 特急！请教各位大虾在哪有标准的sram的verilog代码
- 有人看夏宇闻《verilog数字系统设计》吗？请教书中的问题
- 请教若干问题，望大虾帮忙
- 双向buffer？