设计互动 | Articles
CPLD FPGA
Newest Articles:
- 如何用vhdl实现对汉字的显示
- 请高手指教关于last_event的问题
- 请教高手
- vhdl设计 （用键盘控制点阵进行字母显示）
- 数字电路电子教案（刘振来副教授）
- 这个ｄ触发器的仿真究竟错在哪里？
- 请教高手,谁有omega网络的vhdl代码
- jk触发器，如何在程序鈡体现set= 0 and clr= 0 ？（低电平为有效电平）
- 十进制加减计数器的设计
- 请教：带异步置零d触发器的仿真
- 帮忙看一下这句警告是什么意思，是哪里出问题了
- 求救求救...
- 请问什么时候在进程中用信号来传递信息
- 请问在vhdl 中怎样改变所输入的时钟信号的默认频率？？？
- 这个程序错在那里？？？
- 感觉书面上的红绿灯有点麻烦自己编了一个，不知为什么有三个错误请朋友们指点一下
- 求助： srl的使用需什么库
- 求助!高手请进..
- [求助]新手关于"sll"的问题
- 好例子啊。。。用vhdl 实现pwm 输出 占空比1~99% 可调
- 请教各位高手
- 加急．．分频电路．高手进来帮下忙
- 各位大哥帮我看看这是怎么回事
- 进口轴承
- crack quartusii_5.1_pc.zip正式版下载